حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7

بروسيسور انتل الجديد

Intel Core i7

اخر تطلعات انتل الى المستقبل

دعونا نبحث في هذا البروسيسور _ من الناحية التقينة

وزيادة ال Performance

ونشوف انتل منزلة ايه وعاملة عنه دعاية كبرة جداااا

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 3053585413_8594cc9309

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 3053585413_8594cc9309

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Corei7

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Corei7940benchmarked02zu1

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 3040038831_7e3d02ea07

البروسيسور دة شكله متميز جداااا

وال performance فيه حتزيد جداا

يالا نشوف ايه المميزات اللى نقدر نستخرجها من موقع انتل وحسب كلام شركة انتل
بدون عمل أى دعاية للبروسيسور

انا شفت الشروحات له من موقع انتل والفيديوهات الخاصة به

فيه مميزات جميلة جداااا
الميزة الاولى

Smart Cache

في الكور تو ديو كان فيه 2 كوور و الفور تو كواد كان فيه
فيه 4 كوور

وكل كور له الكاش الخاصة به

المشكلة اللى الموقع كان بيقول عليها
ان لما يحصل
miss في الكاش للكور 1
كان بيدور عليه في الكاش بتاع الكور 2
وكذلك لو حصل miss
يبحث في الكاش بتاع الكور 3
وهكذا مع الرابع
ولو مالقيهاش حيروح يجيبها من الميمورى

وكدة في ترافيك عالى ما بين ال4 كور
حيقلل ال performance

الميزة الجديدة انه أضاف كاش جديدة تضم ال 4 كاشات لل 4 كوور
اسمها

last-level cache

دى بتضم كل الداتا اللى موجودة حالياً في البروسيسور
يعنى الداتا اللى موجودة في ال 4 كور كاشات

فبدل ما يدور في كل كاش لل 4 كور

لو هو مالقيهاش في ال
last-level cache

كدة يكون متأكد ان الداتا مش موجودة في البروسيسور وموجودة في ال الميمورى
فيروح يجيبها من الميمورى وخلااااااص

دى بتقلل ال ترافيك وبالتااكيد ال performance بتزيييييييييد

2 ميزة جميلة جداااا خاصة ال
multiThreading

وهو ان في الكور تو كواد _
كان ال hyber Threading
من خلال ان فيه 2 ثريد بيوصلوا للبروسيسور في نفس الوقت
لكن بيتنفذ واحد بس فيهم _
دلوقتى في ال Core i7
بيتنفذ process ال 2 مع بعض في نفس الوقت _ انا مش عارف ازاى الصراحة
هو يمكن عملوا 2 alu جوة كل بروسيسور ودة شئ مستحيل _
مش حنقدر نعرف الا لو الديزاين للبروسيسور مانوال نزل _
ودة صعب ان انتل تنزله حالياً
!!!!!!!!!!!!!!!!!!!!!!!
هو بالصورة دى طبعاً كبر جداااااااااا ال performance
بس أكيد الديزاين اتغير جوة البروسيسور
ودة حيعمل سعر زيادة بصورة رهيبة فيه !!!!!

الميزة التالتة :--

7 new instructions

انتل نزلت 7 أوامر جديدة في البروسيسور
وبكدة غيرت في ال ISA
على

SSE 4.2 instructions
وانا مش عارف ايه الأوامر اللى كانت موجودة أصلاً في ال
ISA دى _

هما بيقولوا ان 4 من الأوامر اللى نزلت بتخص ال
Strings,Text
بس من ناحية ايه بقى مش عارف _
بس اللى أعرفه ان المشاكل حالياً في اورامر اللى بتخص ال
Strings دى بتعمل مشاكل في الأسمبلى لانها بتتنفذ عن طريق كذا أمر _ مما بيشكل عبأ
في كتابة البرامج

الميزة الرابعة

Loop Stream Detectror

حاجة فظييييييعة جدااا و روووووووعة

طبعاً كلنا عارفين ان اللوب بيمثل عبأ كبير جداااااااااااااااا على البروسيسور _
ومش حنقدر نستغنى عنه في برامجنااااااااا

المشكلة كانت في الكور تو كواد

ان في مراحل ال PipeLining

الى موجودة كانت الأوامر في اللوب بتمر على المراحل كاملة _
قبل ما تتنفذ يعنى نقول انه كان مثلاً

اللوب فيه 5 اوامر واللوب بيلف 100 مرة

فكانت ال 5 اوامر دى بتتخزن في مرحلة ال كيووو

وبتتنفذ لحد ما تخلص

وبعدين يروح يجيب الأورامر كلها تااااانى في مرحلة الفيتش والديكود وهكذا
ويحطهم في الكيو وبعدين ينفذهم امر بامر _
وهكذاا 100 مرة يعنى بيعدى في المراحل الاولية 100 مرة
ولو قلنا انه بيعدى على 3 مراحل قبل الكيو

يبقى 100*3=300 مرة غير مفيدة _
لان الاوامر هى هىىى
في اللوووب

فعشان كدة عملوا جزء هاردوير قبل مرحلة ال Fetching
بتعمل detect ان دة لووب وبتشوف كام عدد لفاته وكام أمر فيه

وبتاخدهم في الكيو _
وبيتنفذوا بعدد اللفات بالظبط اللى شافهم في الأول
وبكدة مش بيعدى على ال 3 مراحل اللى قلنا عليهم

ويبقى وفرنا ال 300 خطوة دى يعنى 300 كلوك سايكل _
طبعاً 300 كلوك سايكل دى في جزء من النانو ساكند
مش حيتحس بها و كفاءة ايه اللى حتزيد _
بس الأكيد ان البرامج ممكن توصل عدد لوباتها الى 10000 لووووب
عشان دة أسمبلى _ وكمااان البرانمج الواحد ممكن يكون فيه 1000 لوووووب

وبكدة ال performance بتزيييد جدااااااااا

بس السعر كمان حيغلىىىى قوى

في جزء الهاردوير اللى بيعمل detect ع اللوب
وكمااان لازم الكيو تبقى كبير عشان تشيل أى عدد اوامر في اللوب

انا مش عارف الصراحة لو كانت الكيو أصغر من عدد الأورامر يبقى ماعملناش حااجة
فاظن ان الكيو كبرت جدااا بحيث انها تشيل أى لووب في البرنامج _
وبكدة السعر بتاع البروسيسور حيزييييييد كتييييييييير

الميزة الخامسة
Quick Path Architecture
هما بيقولوا ان هم عملوا تصميم جدييد
ممكن يعمل
scalability
اتساع للأركيتكشر انه
يرتبط باكتر من بروسيسور اضافى
بصورة بسيطة وبتزيد سرعة نقل البيانات
وان سرعة الباصات ما بين البروسيسور والأخر
زادت جدااا
25 Gb/sec
والباصات ما بين البروسيسور والميمورى
زادت الى
32 Gb/sec

اظن ان دة مستخدم في السيرفرات عشان ميزة ربط أكتر من بروسيسور
الأكيد ان مفيش
PC
حيجيب 2 بروسيسور بالشكل دةة_
يبقى انسان ؟؟؟؟؟؟؟؟؟؟؟؟؟

ايه التكنولوجى الجديدة اللى انت بتقول انها حتكسر الدنيا
هى ال

TurBo-Boost technology

بتقول عنها ان

بتزود ال performance جدا لكل من ال

Multi-thread loads
&
Single-Thread loads الخاصة بالبرامج القديمة

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost3th8

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost3th8

والتكنولوجى دى بتعمل عندما يطلبها ال
OS
في حالة احتياجة ان البروسيسور يعمل بأقصى طاقة له
يعنى دى
dependent on OS
يعنى اللى ماعندوش نظام تشغيل بيدعم الخاصية ينسااااااااها

ال 4 خواص دى

Number of active cores
Estimated current consumption
Estimated power consumption
Processor temperature

لو البروسيسور شغال بأقل طاقاته لها _
ستعمل تكنولوجى ال
Turbo-Boost
عند طلبها من نظام التشغيل

وستزداد ال frequency
+133MHz
حتى يؤدى ما عليه من احمال

اذا زادت ال freq
عن المسموح بها _ بيقل بسرعة
-133MHz

عشان مايتحرقش او ماتحصلش مصيبة

دة ال بحث ال خاص باال

Turbo-boost

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

ومن هنا فيديو عنها

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط][ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost1yo4

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost1yo4

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost2jo0

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Terboboost4tu9

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]-1

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]-2

مجموعة من الأسئلة خاصة بال

processor intel Core i7

Q. What does SSE stand for?
A: Hello, Thanks for your question. It stands for Intel’s Streaming SIMD Extensions

Q. Core i7 comes with chip power management feature that can take a core to zero-power mode. How does this work? What do developers need to know?
A: Nehalem introduces a new circuit technique known as the “power gate transistor”. This is a large switch (transistor) that sits between a voltage source and each core. When a core is not in use (for example, when running a single threaded application, all but one core may be inactive), the power gate can be used to literally turn off a core so that it consumes no power.

Q: How many applications are already enabled for Core i7?
A: There is a large number (100+) applications that Intel Application Engineers have enabled for Corei7. The list is growing everyday

Q: Some newer motherboards come with error-correcting memory but it appears that Core i7 does not support these features. Why not? When?
A: The first Nehalem based systems are designed for performance - so ECC was not included because it negatively impacts key performance features like memory latency. There will be Corei7 platforms with ECC in the future

Q: Is it better to enable for Core i7 specific instructions or should we continue to focus on threading our applications? Seems like the rewards for enabling for Core i7 is easier and faster than threading, especially with the dynamically change core clock speed.
A: New instructions and threading are not mutually exclusive. How to prioritize between those two techniques is very application dependent. But, as an example, once you take advantage of the new instructions, then threading is still a viable option for additional performance gains.

Q: What programming languages does the SDK support?
A:The Corei7 is not really geared towards a particular programming language. Its more of a collection of documents that describe the innovations in the Core i7 - However – the SSE intrinsic’s are for C/C++

Q: I’ve read some reviews that say Core i7 is not ideal for game performance due to a smaller L2 cache. Core i7 has a very large L3 cache to compensate. What can game developer do to take advantage of this design feature?
A: First, the statement that the L2 is small and bad for games is not the case. The l2 size was determined by looking at the trade-off between latency and size and deciding the optimal part. To take advantage of the L3, most developers will not have to do anything special. For developers that want to do the next level of optimization, cache blocking is always a good technique for additional performance.

Q: Core i7 brings Hyper-Threading back. Why did it get removed in Core 2 Duo? Why is it back?
I’ve heard that there are use cases where performance is better when it is turned off. Why? What are the issues? Shared memory access?
A: Hyperthreading has been added back to NHM due to its extraordinary power efficiency. Overall, one of the key philosophies of Nehalem was to focus on power efficiency and only add performance features that are very efficient. Hyperthreading is one of the most, if not the most, power efficient feature added in NHM.

Q: Where do I ask questions about enablement of applications for Core i7?
A: The ISN forums are a good place to start: : [ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط] Intel Engineers frequent these forums daily, and can answer any questions you may have

Q: Multithreaded applications running in the intel Core i7 should benefit from faster inter-core communication.
But how does it work?
Are Kernel synchronization objects (i.e. Event Objects, Mutexes) affected by the advantage?
Or do we only benefit when sharing same variables in memory? i.e. InterlockedBitTestAndSet() for syncronization and lock-less algorithms
A: Faster inter-core communication is facilitated by the new QuickPath Interconnect (QPI) – which is a high bandwidth/low latency point to point interconnect between the cores . For memory accesses – Nehalem maintains a set of “core valid” bits per cache line in the L3. If the L1/L2 of a core may contain the cache line, then the core valid bit is set to 1. No snoops of other cores are needed if the bit is set, Nehalem can go direct to the appropriate core to retrieve the cache line. In addition, special attention was given to the synchronization primitives, so they now run much faster then previous generations.

Q: When these SSE 4.2 instructions will be availabe as a part of Intel IPP?
A: Great question, that I should know - but I dont. I'll find out and include it in the transcript.

Q: Are these slides included in the SDK ?
A: Yes, most of them come from the SDK.

Q: where is the SDK located ?
The SDK is located on the Intel Software Network at: [ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

Q: Intel C++ compiler's many features for vectorization are heuristic (according to manual). Are they really safe or unpredictable erros may occur?
A: Is there any specifics you can share? I dont know of any unpredictable errors

Q: Does Intel Parallel Studio support Linux OS too? Should codes compile with Intel C++ compiler first before profiling with Intel Parallel Studio?
A: The Intel Compiler can give you more benefits if you use it in conjuction with Parallel Studio. The compiler has many architecture specifc codegen paths, that VS does not have

Q: I've got a technical question: The Core i7 processor features a Power Control Unit which allows to run each of the four i7 cores at an individual clock. Operating Systems tend to bounce threads from one core to the other due to the scheduling algorithm they use. What may happen is that you run one thread at high clock such as 3,2Ghz and some other threads run at lower clocks on the other cores. Next time slice you'll find the hard working thread on a lower clocked core, which has to ramp up to speed first. This became an issue with the Phenom I processor which has been fixed in Phenom II. Does this also affect the i7?
A: This issue should not impact Nehalem based systems. Its my understanding that the CPU will only lower the clocks when the cores are not being utilized, and as such – a multi-threaded code sequence would keep each core’s frequency running high. There should be no situation where a thread is dispatched on one high and one low frequency core.

Q: An additional note regarding this topic: It didn't affect the Core2 Duo processors, since those run two cores always at the same speed (FID). I don't know about the Core2 Quad though.
A: Power gating is only on Nehalem. So, Core2 quad will run all cores at the same speed

Q: Hyperthreading is back on the Intel Core i7.
What is the expected performance improvement, assuming the application takes advantage of threads, and it's very scalable?
A: Depends on the application. Generally, HT yields better performance in NHM because of better memory BW, better cache policies/sizes, and its the 3rd generation of HT - (lots of improvements over previous generations). However, we sometimes see places where the performance of HT is not optimial - applications that are highly optimized (execution units fully utilized) leave little room for a second thread to gain any performance - or applications that saturate memory bandwidth - those may not yield a high performance improvement. Generally - its around 1.3 - 1.5x

Q: Sorry if I missed it, but what are some of the new energy efficiency benefits of the Core i'?
A: Yes, lots. Nehalem has a "power gate" that dynamically controlls the CPU power/frequency - It will reduce the power consumption if it detects the core is unused - or boost the frequency if a single core needs it. Its our biggest "energy" feature

A
Q: how to use explicitly i7 intrinsics - header files, specification, IDEs, examples of computational intensive implementations using intrinsics?
A: That is something I'd like to add to the SDK as well - Intrinsic samples. I'll work on this.. There is also some docs available on MSDN - [ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

Q: Q: When these SSE 4.2 instructions will be available as a part of Intel IPP?
A: SSE4.2 are used under the hood in IPP 6.0

حصرياً حفل تقديم ال

intel Core i7

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

Overclocking Core i7-965 @ Intel Nordic 2

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

Intel's Core i7 benchmarks-

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

Turbo -boost -mode فيديو متميز

من مصمم هذة التكنولوجى الجديدة

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

On the Intel Core i7 Design Team

[ندعوك للتسجيل في المنتدى أو التعريف بنفسك لمعاينة هذا الرابط]

ال AMD

نازلة بقوى ضد انتل _ مع العلم ان الاركيتشكر الأساسى بتاع ال AMD
أصلا هو بتاع انتل لا نه
يسمى
based-IA-86

اى يقوم على بروسيسور
intel-8086

نازلة حالياً بروسيسور

940 AMD Phenom II X4
$224

Intel Core i7 940
$564

وضع موقع Anandtech مقارنة بوضعية CrossFireX للمعالجات التالية :
I7 920 و Q9550 و Phenom2 X4 940

وإليكم الأجهزة المستخدمة :
حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 I7setup

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 I7setup

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 Intelquadsetup

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 PIIsetup

نتائج الإختبار :
حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 18106

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 18107

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 18102

حصرياً وللمتخصصين فقط _ كل شئ عن ال intel core i7 18103

» "Intel® Core™ i7 processor "The Future
» processors,its types and the difference between Intel and Amd
» Core Java Data Objects
» معالجات و منصات Core i5 لن تصدر قبل سبتمبر القادم !!
» Intel C Plus Plus Compiler v11.1.035/038 Win/Linux | 750 MB